

® 日本国特許庁(JP)

①実用新案出顧公開

母 公開実用新案公報(U) 昭62-173816

@Int_Cl_4

級別記号

广内整理番号

母公開 昭和62年(1987)11月5日

H 03 H 7/32

7210-5 J

審査請求 有 (全 頁)

図考案の名称 遅延線

> 顧 昭61-52366 匈実

顧 昭61(1986)4月8日

田 砂考 案 者

埼玉県入間郡館ケ島町大字五味ケ谷18番地 東光株式会社 賢一

埼玉葉所内

東 光 株 式 会 社 東京都大田区東雪谷2丁目1番17号

1 考案の名称

遅延線

2. 実用新案登録請求の範囲

複数の渦巻き状の導体パターンを基板の片側の主表面と該主表面に平行な内面に形成し、その中心部のスルーホールを介して直列接続してあり、他方の主表面にはスルーホールから該中心が部でより、該接続部を導出してあり、該接続部によりコンとを前記複数の導体パターンに並列接続してあることを特徴とする遅延網。

3. 考案の詳細な説明

〔技術分野〕

区思点

本考案は、数ナノ秒から数10ナノ秒の短い選延時間を得るための選延線の構造に関する。

〔従来技術とその問題点〕

とのような短い遅延時間を得るための遅延線は、 電子計算機および計測器の分野に用途が広がりつ つある。

しかし、コイルやコンデンサを接続して構成さ

れる従来の遅延線は、形状が大きくなるし、周波数特性も悪く、高速を必要とするこの種の分野には不向きである。又回路素子間の接続部分が長くなり、回路定数へ影響するので、短い遅延時間を正確に設定するととが難しい。

〔目的〕

本考案の目的は、基板に形成する導体パターンによりインダクタンスを得ると共に、基板上のコンデンサをスルーホールによりインダクタンスに接続して正確な遅延時間の得られる遅延線を提供することにある。

〔問題点を解決するための技術手段〕

〔寒施例〕

以下本考案の選延線の実施例を示す第1図の斜視図と、第2図の分解斜視図を参照しながら説明する。

本考案の第1凶の遅延線は、第2凶に示すよう に2枚の誘電体の基板1、基板2を飛船すること により構成されている。遊板1の主面にはるから 9 までの符号を付与してあるスルーホール、つま り導体を内側に形成してある貫通孔を設けてある。 1列に並ぶるから6までのスルーホールの周囲に は、基板1の上面に導体パターン11を夫々形成 してある。又導体パターン11の列と対向する位 **憧に、細長くアース用の導体パターン12を形成** してある。導体パターン12は、スルーホール8 に接続している。そして、夫々の導体パターン 11 コンデンサ10が接続される。積層時に基板1の スルーホールに一致するように、迷板2にもスル - ホールを設けてあり、位置が一致して1個のス ルーホールを形成するものは同一符号を付与して ある。





基板2の上面には、インダクタンスを得るためのようの16までの4個の渦巻き状の準体はターンを形成してあり、海体パターン15は外側の端で互の中心などがある。のは、ターン15は外側の渦巻きの中心などのか体が、ターン16の外側である。とは、アーンの外側である。とは、アーンのがは、アーンのでのである。では、アーンのでは、アーンがある。では、アーンを形成とない、から20までの海体がある。であるの高巻状のでは、アースを形成して、から20までの海体がのスルーホールを統し、全体が直列接続する。

このように形成された基板 1 と基板 2 が積層されて、第 1 図の遅延線が静成されるが、誇電体の 基板に導体パターンやスルーホールを形成して積 層する技術は、ガラスエボキシ樹脂を用いて多層 プリント基板を形成する場合の公知の技術を用いればよい。ガラスエボキシ樹脂のかわりに、セラミックやテフロン等の基板を用いることもできる。 基板1の上面の3から6までのスルーホールの 周囲の導体パターン11は、基板2の渦巻き状の 導体パターンの中心部を導出する接続部の役割を し、導体パターン11に接続するコンデンサ10 は直列接続する複数の渦巻き状の導体パターンに 並列接続する。

第3回は避延線の回路図であり、渦巻き状の導体パターンは13,17,18,14,15,19,20,16の順序で順列接続する。そして、遊体パターンの13と17間、18と14間、15と19間、20と16間に夫々コンデンサ10が並列接続する。スルーホール7とスルーホール9が、入力端子、スルーホール8がアース端子の役割を行い、し形の外部端子21が挿入して接続される。入力端子、出力端子、アース端子は、スルーホールを用いることなく、基板の側面から、実施例に限定する必要はない。

〔効果〕

以上述べたよりに本考案の遅延線は、基板の片側の主表面と該主表面に平行な内面にインダクタ




4. 凶面の簡単な説明

第1凶は、本考案の遅延線の実施例を示す斜視 凶、第2凶は分解斜視凶、第3凶は回路凶である。

1,2: 基板, 3乃至9: スルーホール,

1 1 乃至 2 0 : 導体 パターン, 2 1 : 外 郊 端子,

実用新案登録出願人 東 光 株 式 会 社





第 2 図

190

実用新案登録出願人

東開 62-173816





第 3 図

159

実用新案登録出願人 光 株 式 会 社

